Générateur de test S/PDIF

Capture

La fonction première de ce montage est de permettre de vérifier le bon fonctionnement de récepteurs S/PDIF ainsi que d’un éventuel CNA (Convertisseur Numérique/Analogique) et/ou filtres de sortie qu’ils intégreraient. Une horloge externe (générant des niveaux TTL) permet de générer différentes fréquences d’échantillonnage.

Ce signal d’horloge, qui possède une fréquence 128 fois supérieure à la fréquence d’échantillonnage, peut éventuellement être généré pour les fréquences standard en faisant appel aux inverseurs restants utilisés pour réaliser un oscillateur à quartz (il faudra dans ce cas-là penser à utiliser impérativement un
74HCU04).

L’émetteur est basé sur un circuit intégré spécialisé de Crystal, un CS8402A que nous avons déjà eu l’occasion d’utiliser pour d’autres réalisations. Crystal l’appelle un « digital audio interface transmitter » (émetteur d’interface pour audio numérique en français de tous les jours).

Nous ne pouvons pas, dans le cadre de cet article, entrer dans le détail de tous les modes que permet l’interrupteur DIL octuple S1, raison pour laquelle nous vous renvoyons à la fiche de caractéristiques de Crystal Semiconductor.

L’article intitulé « convertisseur de taux d’échantillonnage », fournit un certain nombre d’informations intéressantes au sujet de ce composant. Nous avons repris dans le présent montage les connexions de S1 données dans l’article en question.

Comme on le voit en jetant un coup d’oeil au schéma, le montage comporte et une sortie optique, à l’électronique à base de Toslink et IC4 classique, et une sortie coaxiale. Le petit transformateur torique, Tr1, présent à la sortie coaxiale assure une isolation galvanique, sert en outre de séparateur, permettant en tout état de cause d’éviter l’établissement de boucles de masse entre les différents appareils connectés au montage.

C2 et C3 servent à la mise à la masse HF (c’est-à-dire des signaux de fréquence élevée) de la sortie.

Le transformateur Tr1 utilise, comme noyau, du matériau TN13/7,5/5-3E25.

Le rapport des enroulements est 20 : 2 : 2 vu que TXP et TXN sont des sorties différentielles; la tension de sortie vaut donc 10 Vcc (le signal coaxial devant être lui de 0,5 Vcc à une impédance de 75 Ω).

Après une initialisation (Reset) les 2 sorties se trouvent au niveau bas et ne sont pas court-circuitées par Tr1.

Nous avons prévu, comme extra, un signal audio très peu « civilisé » que l’on pourra utiliser, par exemple, pour éviter la mise en silencieux numérique des sorties.

JP1 permet de choisir lequel des canaux, gauche ou droit, véhicule un signal rectangulaire à amplitude maximale et demi-fréquence d’échantillonnage. Il permettra, par exemple, de vérifier la diaphonie entre les canaux et de tester la combinaison de filtres numérique et analogique.

Si tout se passe bien, on devrait trouver en sortie du CNA un sinus tout ce qu’il y a de plus classique. Avec la plupart des CNA le filtre numérique n’entre en action qu’au delà de la demi-fréquence d’échantillonnage, l’atténuation introduite par le filtre analogique étant, à cet instant, encore relativement
faible, de sorte que l’amplitude du signal sinusoïdal devrait être très proche d’un signal de 0 dB.

On peut également bien voir à cette fréquence s’il y a entrée en action d’une correction de désaccentuation (de-emphasis), S1–4 sur OFF =  désaccentuation en fonction, et si tel est le cas si ladite désaccentuation a la bonne valeur (10 dB).

Le CS8402A est utilisé dans son mode 0 (entrées M0 à M2 sont toutes mises à « 0 »). Ce mode est en fait destiné à l’interfaçage avec des CAN (Convertisseur Analogique/Numérique) mais nous nous en servons ici vu que l’on dérive, en interne, l’horloge L/R FSYNC et l’horloge de bit SCK, de l’horloge MCK, ces lignes étant utilisées en sortie.

Une division par 2, par le biais de IC2a, de l’horloge L/R, fournit les données à la demi-fréquence d’échantillonnage.

Comme ces données doivent être le complément à 2, elles subissent ensuite un décalage égal à une période d’horloge de bit, via IC2b, de sorte que l’on trouve, en fonction de la phase du signal d’horloge L/R (IC1a travaille en inverseur), le niveau de signal maximum soit sur le canal gauche soit sur le canal droit.

L’autre canal commute ensuite le premier bit de poids faible à la même fréquence.

Il est bon de savoir que certains convertisseurs N/A (ceux de la première génération en particulier) ont tendance à osciller, voire à se planter purement et simplement de façon définitive lorsqu’ils sont confrontés à des signaux de 0 dB, phénomène qui peut poser des problèmes dans le cas de CD audio surmodulés . Ce générateur de test permet également de contrôler cette caractéristique.

On pourra, si l’on ne veut du signal audio, mettre à la masse l’entrée de données sérielle SDATA et supprimer les circuits intégrés IC1 et IC2. La résistance R1 et la paire de diodes D1/D2 sert à protéger l’entrée MCK contre des signaux d’horloge de niveau trop important ou asymétriques.

La consommation de courant est de l’ordre de 30 mA.

Laisser un commentaire

Votre adresse de messagerie ne sera pas publiée. Les champs obligatoires sont indiqués avec *

*

Ce site utilise Akismet pour réduire les indésirables. En savoir plus sur comment les données de vos commentaires sont utilisées.